INTRODUZIONE ALLA TOPOLOGIA ATL
La logica ATL è di tipo BIPOLARE A SATURAZIONE PROFONDA con tensione di alimentazione Vcc = 2 V ± 10%.
Sino ad ora questa tipologia è stata scartata vista l'impossibilità di ridurre i lunghi tempi di recupero dei transistor dalla saturazione. La TTL-Schottky è sorta proprio come soluzione a questo problema .Tuttavia non lavorare in saturazione profonda comporta elevate correnti di collettore (e quindi problemi di dissipazione di potenza) ed una lieve riduzione dello swing tra i livelli di tensione in uscita.
Le TTL-Schottky di ultima generazione (ALS) riescono a ridurre la potenza dissipata a spese però della complessità circuitale.
Il circuito base della ATL, pur lavorando in saturazione profonda, presenta bassi tempi di propagazione e dissipazione di potenza estremamente limitata.
Ciò è reso possibile grazie ad una particolare tecnica di controllo di commutazione.
La porta base della topologia ATL è la NOT.
La citata tecnica di controllo, che d'ora in poi indicheremo con Y, permette di implementare le funzioni logiche fondamentali (NAND e NOR) in modo estremamente facile, componendo in maniera modulare delle porte NOT. Tale modularità è più marcata di quella relativa alla logica CMOS e permette di ridurre le operazioni di mascheramento in fase di integrazione.
Inoltre la porta NAND e la porta NOR sono speculari e di costo e prestazioni identiche: ciò costituisce un notevole vantaggio costruttivo poiché non si è costretti a simulare la NOR con delle NAND e NOT e viceversa.
La NAND e la NOR non presentano riduzioni dei livelli di uscita, né maggior ritardo di propagazione rispetto alla porta NOT. La stessa tecnica Y permette di realizzare configurazioni 3-state con segnale di enable (o strobe) indifferentemente alto o basso.
Pregio fondamentale della ATL è la versatilità.
Attualmente gli integrati Hex-inverters delle varie famiglie logiche sono fini a sé stessi ossia nessuna altra funzione logica è realizzabile con essi se non la semplice inversione. Al limite, se l'ingresso è 5-V o 3.3-V tolerant, possono essere usati come stadi traslatori di livello tra circuiti logici a diversa tensione di alimentazione. Per via della loro bassa stabilità, il loro uso per la realizzazione di oscillatori è estremamente limitato.
La ATL permette di estendere le funzionalità logica di questi integrati ad un livello senza precedenti.
Per comprenderne a fondo la portata facciamo notare che con poche porte NOT è possibile realizzare:
1) 2 NAND a 2 ingressi
2) 1 NAND a 3 ingressi
3) 1 AND a 3 ingressi
4) 1 NAND a 4 ingressi
5) 2 NOR a 2 ingressi
6) 1 NOR a 3 ingressi
7) 1 OR a 3 ingressi
8) 1 NOR a 4 ingressi
9) 4 NOT 3-state con 2 segnali di enable per porta generati esternamente
10) 2 NOT 3-state con un unico segnale di enable per porta
11) 1 NAND a 2 o 3 ingressi 3-state
12) 1 NOR a 2 o 3 ingressi 3-state
13) 1 LATCH RS NAND
14) 1 LATCH RS NOR
Ovviamente è possibile l'impiego di tutte le porte anche per funzionalità differenti ottenendo funzioni (non citate) miste; ad esempio possiamo implementare una NAND a due ingressi e contemporaneamente avere una NOR a due ingressi o una NOT 3-state con enable unico o ancora 2 NOT normali, etc.
Integrando le poche porte NOT ATL necessarie, il circuito multifunzionale così realizzato richiederebbe l'alloggiamento in un contenitore standard.
E' evidente che non esiste nessun'altra logica digitale capace di tale versatilità.
A tale pregio vanno comunque aggiunte l'alta velocità e la bassa dissipazione.
Possiamo subito anticipare infatti che la ATL è risultata la più veloce di tutte le famiglie esaminate e quella con il prodotto potenza-ritardo DP più basso, quando le altre sono alimentate con le tensioni nominali (3.3 V, 5V).
Strumento fondamentale per la progettazione e la messa a punto della logica è stato il simulatore PSPICE -Evaluation Version 5.1 (Jan 92) e la sua versione completa 5.2; con esso si sono potute stimare anche le potenzialità della ATL.
Abbiamo simulato un invertitore ATL con modelli di componenti discreti reali forniti insieme ai data sheets dalle case costruttrici (vedi problemi o vantaggi?). Poiché esistono varie versioni della porta base, riportiamo i risultati di una versione veloce ed un'altra a basso consumo molto più promettente.
A 27 °C e con ingresso a 10 MHz avente tRISE = tFALL= 1ns, sono stati registrati 78 m W di dissipazione statica sotto carico1 e ritardi di propagazione di 543 ps con 15 pF e 1.23 ns con 50 pF di carico2, per la versione veloce. Per quella a bassa dissipazione, 6.7 m W sotto carico e ritardi rispettivamente di 635 ps e 1.48 ns per carichi di 15 e 50 pF.
Tali velocità sono confrontabili solo con la recente ECL serie 300 il cui swing però è di soli 700 ¸ 800 mV contro i 2 V della ATL.
Il ritardo unitario per ciascuna risulta essere di 19.6 ps/pF e 24.1 ps/pF, i quali migliorano di 3.5 volte la prestazione della moderna AHC 1998 edition, (equivalente alla già citata VHC)3.
In entrambe le versioni, se il tRISE del segnale d'ingresso supera gli 8 ns si misura un tPHL "negativo" ossia il segnale d'uscita anticipa il segnale d'ingresso al passaggio del 50% dell'escursione.
Come per l'unipolare, la soglia di commutazione è controllabile ma con il vantaggio di avere due soli valori asintoticamente stabili rispetto ad un certo rapporto.
Per quanto riguarda la deriva termica, si è eseguita la simulazione della versione a basso consumo per le seguenti temperature: - 40, 25 ed 85 °C.
La tensione di soglia della transcaratteristica differisce meno di 16 mV passando da -40 °C a 85 °C: in pratica la curva è indipendente dalla temperatura. I tempi di propagazione con 15 pF di carico sono rispettivamente 1.11 ns, 647 ps e 527 ps. Le potenze statiche dissipate sotto carico sono risultate essere 63 nW, 5.9 m W e 141.3 m W mentre quelle dinamiche, sempre sotto carico e a 10 MHz, tr= tf = 1 ns, 1.46 mW, 1.84 mW e 2.09 mW rispettivamente.
Tenendo conto che le capacità di interconnessione sono state simulate con dei condensatori da 15 pF4 i quali richiedono una dissipazione di 0.6 mW, le potenze dinamiche dissipate internamente risultano 0.86 mW, 1.24 mW e 1.49 mW.
Il controllo Y permette di ottenere un'efficienza di commutazione mai raggiunta prima: la corrente dovuta alla conduzione dinamica contemporanea dei dispositivi finali è, con 15 pF di carico, praticamente nulla.
Staticamente essa non supera i 2.2 m A per 800 mV sui 2 V di transizione d'ingresso. Ciò fa sì che i segnali lentamente variabili o aventi swing ridotti, non provochino un aumento della potenza dissipata, come invece accade nei CMOS.
E' indubbio che una porta invertente ATL integrata realizzata con i moderni transistor autoallineati aventi isolamento a trincea, presenti prestazioni migliori delle simulazioni (che di per sé sono già notevoli), visto che le capacità di giunzione associate a questi recenti dispositivi sono 1/100 ed anche 1/1000 di quelle indicate nei modelli SPICE dei BJT usati.
Riteniamo che la topologia attuale della ATL non esprima tutte le sue potenzialità e che un processo di ottimizzazione che ne migliori le prestazioni ed ne elimini le ridondanze, è certamente possibile.
Già durante la scrittura di questo resoconto, la versione a bassa dissipazione è stata portata con semplici modifiche a 600 ps con 15 pF di carico, con un miglioramento del 5.5% rispetto al valore riportato sopra.Non dovrebbe risultare difficile portare la ATL a bassa dissipazione a toccare i 400 ps per 15 pF.
Concludiamo dicendo che già nell'attuale fase embrionale, la ATL dimostra di essere una famiglia logica dalle prospettive interessanti ed una ottimizzazione che ne le elimini le ridondanze e ne aumenti l'efficienza, la potrebbe portare a livelli ancora più alti.
1Per potenza statica dissipata sotto carico s'intende la potenza media dissipata da una porta invertente quando pilota ed è pilotata da porte identiche a quella in esame; in altre parole, è la potenza media dissipata staticamente dalla porta di mezzo in una cascata di tre porte [Torna al testo].
2Il tempo di propagazione nella simulazione è misurato esaminando una porta singola che pilota un carico puramente capacitivo [Torna al testo].
3 La NTL-CEF presenta 79 ps/pF solo per capacità di carico inferiori a 2 pF. Per capacità superiori si allinea con la NTL standard raggiungendo i 310 ps/pF. La CC-APD-ECL presenta 260 ps/pF e risulta essere il migliore risultato riportato negli articoli dedicati alle topologie bipolari alternative [Torna al testo].
4 Negli articoli che trattano l'analisi di nuove configurazioni digitali, le simulazioni descritte impiegano di solito capacità di interconnessione VLSI di 50 fF e 70 fF. Quelle associate al contenitore dell'integrato si prendono tipicamente pari a 0.25-0.3 pF. Le capacità di carico per l'analisi dei tempi di propagazione sono usualmente di 0.3 pF [Torna al testo].
