Logo del sito i2viu

2 RELÈ IN SUCCESSIONE INVERSA
© by Vittorio Crapella - i2viu

Da un E-Mail : "... quando il circuito viene alimentato si eccita un relè, che resta eccitato fino ad un tempo t1. Trascorso t1 dovrebbe eccitarsi un altro rele per un tempo t2. Quando si toglie la tensione al circuito i relè devono eccitarsi in modo inverso. Lo scopo sarebbe alimentare una motorizzazione che mi permetta di nascondere alla vista indiscreta la mia preziosa autoradio. ..."

Lo schema qui sotto raffigurato risolvere il problema:
Quando arriva il +12V dal quadro dell'auto deve eccitarsi il relè RL1 per un tempo dipendente da T1 poi in successione, al diseccitarsi di RL1, si eccita RL2 per un tempo pari al primo.   Quando il +12V del quadro viene tolto il circuito risponde a ritroso, cioè eccita RL2 e poi RL1 e il tutto si spegne diseccitando RL3 che resta eccitato per tutto il tempo dall'arrivo del +12V del quadro.

updw.gif

FUNZIONAMENTO
Il circuito alla partenza riceve tramite D1, D2 l'alimentazione +12V dal quadro.   In queste condizioni il CD4017 tramite C8 si resetta mettendo il pin 3 alto a 1 (+12V) polarizzando il BC237 ed eccitando RL1 come desiderato.   Tutti gli altri pin del 4017 sono a livello basso pertanto il pin 8 dell'U2C basso come il pin 9 pertanto sul pin 10 dell'U2C si avrà un livello alto che polarizza BC237 ed eccita RL3 che con il suo contatto alimenterà tutto il circuito anche quando verrà a mancare il +12V del quadro.   Tramite R4, R6 e R7 i pin 1, 2 dell'U2A andranno a livello alto ma con tempi diversi dovuti alle costanti RC diverse, di conseguenza per un breve istante il pin 1 sarà alto prima del 2 e di conseguenza l'XNOR U2A genera un impulso basso che imposta la memoria Set-Reset formata da U1A e U1B con livello alto sul pin 3 e basso sul pin 4.   In queste condizioni, essendo pin 13 di U1D a livello alto, il circuito astabile formato da U1D e U1C può oscillare e generare il clock per U3.   Dopo due clock si diseccita RL1 perché i pin 2 e 3 di U3 sono entrambi bassi mentre va alto il pin 4 che polarizza il BC327 ed eccita RL2.   Al quarto clock si diseccita RL2 e va alto il pin 10 di U3 cioè il pin 6 di U2B va alto rispetto al 5 di U2B pertanto l'uscita pin 4 dell'XNOR va a 0 facendo commutare la memoria S-R U1B.   Pin 3 di U1A va a livello basso bloccando il generatore di clock.   Il circuito rimane in queste condizioni fino a quando la memoria S-R viene nuovamente commutata così da lasciar oscillare il generatore di clock.   Questo avviene se viene a mancare il +12V del quadro; infatti R6 e R7 vanno a livello basso attraverso R5 trascinando verso il basso i pin 1 e 2 di U2A ma il pin 1 va a 0 prima del 2 così da aver ancora una volta sul pin 3 dell'U2A un impulso da alto a basso che commuta la memoria S-R U1A.   Avviene subito un clock sul pin 13 di U3 che manda basso il pin 10 di U3 così che l'XNOR U2B porta il suo pin 4 alto ininfluente sullo stato della memoria S-R.   Nello stesso tempo va alto il pin 1 di U3 che polarizza il BC237 eccitando nuovamente RL2.   Al prossimo clock va alto il pin 5 che mantiene ancora il BC237 in conduzione e RL2 eccitato.   Al prossimo clock si diseccita RL2 e andando alto il pin 6 prima e il pin 9 dopo il relè RL1 rimarrà eccitato per due clock.   Al prossimo clcok il pin 11 di U3 va alto portando il pin 8 di U2C pure alto mentre il pin 9 di U2C e basso, l'XNOR manda a 0 l'uscita pin 10 e il BC237 non può condurre e il relè RL3 si diseccita e tutto il circuito si disalimenta (si spegne).

[ Retunr ]       [Le mie pagine]